[토토 사이트 커뮤니티 김언한 기자] 대만의 TSMC가 차세대 패키징 기술로 신제품 양산에 나선다. '칩-온-웨이퍼-온-서브스트레이트(CoWoS)' 기술을 업그레이드한 'CoWoS-L'로 이르면 내년부터 본격적인 생산에 들어갈 계획이다.

23일 업계에 따르면 최근 대만의 IT전문매체 디지타임스는 이같은 내용을 보도하고 TSMC가 CoWoS-L로 인공지능(AI) 전용 칩을 생산하게 될 것이라고 밝혔다.

CoWoS는 TSMC가 2012년 발표한 패키징 기술이다. 로직칩과 고대역폭메모리(HBM) 등 여러 칩을 나란히 배치, 동일한 기판 위에서 패키징할 수 있다. 칩간의 물리적 거리가 좁아져 실장 면적이 줄고, 데이터 처리속도가 빨라지는 등의 이점이 있다.

CoWoS-L은 CoWoS와 통합팬아웃(InFO)의 장점을 결합한 것이다. 이 기술은 로직과 메모리 등 칩의 연결에 로컬실리콘인터포저(LSI)를 사용한다. 결과적으로 데이터처리 속도가 빨라지고, 공간 및 비용 측면에서도 효율성이 높은 것으로 알려져있다.

TSMC는 미세공정과 함께 패키징 기술력을 강조하면서 고객사들을 끌어들이고 있는 것으로 분석된다, CoWoS는 그래픽처리장치(GPU)나 AI용 반도체 등 고성능컴퓨팅(HPC)에 적합한 기술이다. 반도체 미세공정 기술이 한계에 봉착한 가운데 차세대 패키징 기술로 고성능 반도체 시장을 공략하고 있다는 설명이다.

경쟁사인 삼성전자는 '큐브(Cube)'로 대응하고 있다. 큐브는 TSMC의 CoWoS와 유사한 방식의 패키징이다.

삼성전자는 지난해 5월 로직칩과 4개의 HBM칩을 하나로 묶는 패키징 기술 'I-큐브4'를 선보인 데 이어 같은해 11월 'H-큐브'를 개발했다.

H-큐브는 HBM을 6개 이상 탑재할 수 있는 점이 특징이다. 메인 기판 아래에 보조 기판을 추가로 사용하는 2단 하이브리드 패키징 구조로, I-큐브와 차이가 있다. 로직칩과 함께 HBM을 6개 이상 탑재할 수 있다.

삼성전자는 메인 기판과 보조 기판을 전기적으로 연결하는 솔더볼(Solder ball)의 간격을 기존 대비 35% 좁혀 기판의 크기를 최소화했다. H-큐브는 데이터센터, AI 등 고성능 반도체 시장을 겨냥하는 기술이다.

최근 삼성전자는 디바이스솔루션(DS)부문 글로벌 제조&인프라 총괄 내에 '테스트&패키지(TP) 센터'도 신설했다. 반도체 후공정 분야를 강화하려는 움직임으로 해석된다.

하지만 업계에선 삼성전자의 반도체 패키징 분야 투자가 상대적으로 부족하다고 보는 시각이 많다. 최근 TSMC가 대만 내 여섯번째 패키징 생산라인 구축에 들어가는 등 투자를 적극적으로 하는 것과 달리 삼성은 이렇다할 투자 계획을 밝히지 않고 있다.

업계 관계자는 "미세공정이 한계에 봉착한 상황에서 패키징 기술력이 파운드리 기업간 경쟁력을 가르는 요인이 됐다"면서 "패키징 기술은 업체간 차별화를 위해서도 앞으로 더 중요해질 전망"이라고 말했다.