삼성전자, 차세대 반도체 공정 로드맵 발표
업계 1위 TSMC 추격, 패키징 개발도 속도

사진=삼성전자 제공
사진=삼성전자 제공

[데일리한국 김언한 기자] 삼성전자가 오는 2027년 반도체 공정에서 1.4나노 시대를 연다. 게이트올어라운드(GAA) 기반 공정 기술 혁신을 지속해 2025년 2나노 공정을 시작한다. 2년 뒤인 2027년에는 1.4나노 공정을 도입한다는 계획이다.

삼성전자는 3일(현지시간) 미국 실리콘밸리에서 진행된 '삼성 파운드리 포럼 2022'에서 이같은 사업 전략을 공개했다. GAA는 트랜지스터의 게이트와 채널이 닿는 면을 4개로 늘린 기술이다. 기존 핀펫(FinFET) 구조보다 1개 면을 늘려 전력 효율이 향상되고 속도는 빨라진다.

삼성전자는 3나노 양산을 발표한지 4개월만에 1.4나노 양산 계획을 공식화했다. 삼성전자는 2나노 공정 계획을 밝힌 적이 있다. 1.4나노에 대해 언급한 것은 이번이 처음이다.

경쟁사인 TSMC보다 먼저 차세대 공정에 대한 로드맵을 공개한 의미가 크다. 대만의 TSMC는 지난 5월 1.4나노 개발을 공식화했지만 구체적인 양산 시점에 대해선 발표하지 않았다.

삼성전자는 선단 공정을 통해 TSMC와의 점유율 격차를 좁힐 것으로 기대된다. 삼성전자는 선단 공정에 역량을 집중하는 전략을 통해 장기적으로 TSMC를 넘어서겠다는 승부수를 던진 것으로 풀이된다.

10나노 이하 공정에서 삼성전자와 TSMC간 점유율 차이는 크지 않다. 이 분야에서 TSMC와 삼성전자의 점유율은 6대4 수준이다.

사진=삼성전자 제공

삼성전자는 TSMC와 비교해 격차가 크다고 평가받는 패키징 기술 개발에도 속도를 내기로 했다. 업계에선 TSMC가 대형 고객사를 놓치지 않는 배경 중 하나는 차세대 공정과 패키징에 대한 연결성 때문이라는 분석이 많았다.

삼성전자는 "공정 혁신과 동시에 2.5D/3D 이종 집적 패키징 기술 개발을 가속화할 계획"이라고 밝혔다.

특히 삼성전자는 u-Bump(micro Bump)형 X-Cube를 2024년에 양산하고, 2026년에는 Bump-less형 X-Cube를 선보일 계획이다. 삼성전자는 2015년 고대역폭 메모리 HBM2의 출시를 시작으로 2018년 I-Cube(2.5D), 2020년 X-Cube(3D) 등 패키징 적층 기술 개발에 속도를 내고 있다.

삼성전자는 2027년까지 파운드리 사업에서 모바일을 제외한 제품군 매출 비중을 50% 이상으로 키우겠다는 구체적인 계획도 발표했다. 고성능컴퓨팅(HPC), 오토모티브(차량용 반도체), 5G, 사물인터넷(IoT) 등 고성능 저전력 반도체 시장을 적극 공략한다.

삼성전자는 지난 6월 세계 최초로 3나노 공정 기반의 HPC 제품을 양산한데 이어, 4나노 공정을 HPC와 오토모티브로 확대한다. eNVM(embedded Non-Volatile Memory)과 RF도 다양한 공정을 개발해 고객 니즈에 맞춘 파운드리 서비스를 제공하기로 했다.

삼성전자 파운드리사업부장 최시영 사장은 "고객의 성공이 삼성전자 파운드리사업부의 존재 이유"라며 "삼성전자는 더 나은 미래를 창조하는 파트너로서 파운드리 산업의 새로운 기준이 되겠다"고 말했다.

한편 시장조사업체 트렌드포스에 따르면 올해 2분기 삼성전자의 파운드리 시장 점유율은 16.5%로 2위를 유지했다. 업계 1위는 TSMC로, 53.4%의 점유율을 차지했다. 트렌드포스는 삼성전자가 올해 2분기 파운드리사업에서 55억8800만달러의 매출을 거뒀을 것으로 예상했다.

저작권자 © 데일리한국 무단전재 및 재배포 금지